

AI trong THIẾT KẾ VI MẠCH

GV: PGS.TS. Hoàng Trang, hoangtrang@hcmut.edu.vn


Chương 1

TỔNG QUAN TRÍ TUỆ NHÂN TẠO. TIỀM NĂNG ỨNG DỤNG TRONG THIẾT KẾ VI MẠCH


- **Trình bày và giải thích** được các khái niệm cơ bản về trí tuệ nhân tạo – AI và Học máy – Machine Learning
- **Mô tả và phân tích** được các thách thức trong việc xây dựng hệ thống Học máy cho Thiết kế vi mạch
- **Hiểu và phân biệt** được các phân loại mô hình, các trường phái trong Học máy
- **Mô tả** được quy trình thiết kế vi mạch tổng quát
- **Hiểu và có khả năng phân tích**, đánh giá vai trò của AI trong thiết kế vi mạch

- 1.1. Tổng quan về AI, học máy và thiết kế vi mạch
- 1.2. Thách thức trong việc tạo ra các hệ thống học máy
- 1.3. Ba trục phân loại hệ thống Học máy
- 1.4. Năm trường phái Học máy
- 1.5. Quy trình Thiết Kế Vi Mạch
- 1.6. Vai trò của AI trong Thiết kế vi mạch số
- 1.7. Vai trò của AI trong Thiết kế vi mạch tương tự
- 1.8. Vai trò của AI trong Thiết kế vi mạch hỗn hợp

Lịch sử phát triển công nghệ Trí tuệ nhân tạo



Lịch sử phát triển các thuật toán và mô hình Trí tuệ nhân tạo




Thách thức trong lĩnh vực vi mạch

Moore's Law: The number of transistors on microchips has doubled every two years

Moore's law describes the empirical regularity that the number of transistors on integrated circuits doubles approximately every two years. This advancement is important for other aspects of technological progress in computing – such as processing speed or the price of computers.

Our World
in Data

Transistor count



Data source: Wikipedia (wikipedia.org/wiki/Transistor_count)

OurWorldinData.org – Research and data to make progress against the world's largest problems.

Licensed under [CC-BY](#) by the authors Hannah Ritchie and Max Roser.

Thách thức trong lĩnh vực vi mạch






Image Source: IEEE Spectrum




Source: <https://wccftech.com/semiconductor-industry-one-trillion-transistor-chip-goal-by-the-end-of-this-decade/>

Tiềm năng ứng dụng AI trong thiết kế vi mạch



- ✓ AI có thể nhanh chóng nhận dạng các xu hướng và các mẫu trong lượng lớn dữ liệu
- ✓ Giải thuật AI có thể xử lý dữ liệu đa chiều và đa biến với tốc độ tính toán cao
- ✓ Có khả năng tích lũy kinh nghiệm và cải thiện độ chính xác và hiệu quả của các dự đoán



- Hai vấn đề chính: Mô hình & Dữ liệu
- Cần dữ liệu lớn, chất lượng cao
- Dữ liệu thường có lỗi, ngoại lệ, nhiễu
- Thu thập dữ liệu tốt rất tốn kém, khó khăn


Overfitting (OF)

- Mô hình quá phức tạp.
- Hoạt động tốt trên dữ liệu huấn luyện nhưng kém trên dữ liệu mới.


Underfitting (UF)

- Mô hình quá đơn giản.
- Không học được quy luật trong dữ liệu dẫn đến sai số cao cả trên dữ liệu huấn luyện và kiểm tra.

1.3. Ba trục phân loại hệ thống Học Máy



Phân loại theo mức độ giám sát – học có giám sát




Học có giám sát, là hình thức huấn luyện mà ở đó dữ liệu được đưa vào hệ thống cùng với cả kết quả mong muốn - được gọi là nhãn (label).

Nhiệm vụ của mô hình là phải học các thuộc tính thống kê hoặc mẫu trong các điểm dữ liệu đó để đạt được nhãn đã cung cấp.

1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo mức độ giám sát – học có giám sát



1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo mức độ giám sát – học có giám sát

Hồi quy (Regression):

- Phương pháp mô hình hóa mối quan hệ giữa đầu vào và đầu ra liên tục.
- Mục tiêu: tìm hàm ánh xạ $f(x)$ để dự đoán gần nhất với giá trị thực.

Thuật toán phổ biến:

- Hồi quy tuyến tính (Linear Regression)
- Hồi quy đa thức (Polynomial Regression)
- Hồi quy cây quyết định (Decision Tree Regression)
- Hồi quy véc-tơ hỗ trợ (Support Vector Regression – SVR)

1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo mức độ giám sát – học có giám sát

Hồi quy tuyến tính (Linear Regression)

- Mô hình hóa mối quan hệ tuyến tính giữa biến đầu vào (x) và biến đầu ra (y).
- Tìm đường thẳng phù hợp nhất để dự đoán giá trị đầu ra từ đầu vào.

$$y = wx + b \quad (1.1)$$

Trong đó:

x: biến đầu vào

w: hệ số góc (trọng số)

b: hằng số tự do (độ lệch)

y: giá trị dự đoán

1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo mức độ giám sát – học có giám sát

Hồi quy kiểu đa thức (Polynomial Regression)

- Mở rộng hồi quy tuyến tính để mô hình hóa quan hệ phi tuyến giữa đầu vào và đầu ra.
- Sử dụng đa thức bậc cao của biến đầu vào: $x, x^2, x^3, \dots$

$$y = w_0 + w_1x + w_2x^2 + w_3x^3 + \dots + w_nx^n \quad (1.2)$$

Trong đó:

n: bậc của đa thức

Lưu ý:

Bậc cao hơn thì mô hình sẽ bắt được xu hướng phức tạp hơn

Khi bậc quá cao thì sẽ gây Overfitting

1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo mức độ giám sát – học có giám sát

Hồi quy kiểu cây quyết định (Decision Tree Regression)

- Mô hình hồi quy dựa trên cấu trúc cây nhị phân.
- Dữ liệu được chia nhỏ theo các điều kiện tại nút.
- Các lá chứa giá trị dự đoán (thường là giá trị trung bình của tập dữ liệu trong lá).

Hồi quy véc-tơ hỗ trợ (Support Vector Regression)

- Mở rộng từ SVM cho hồi quy.
- Tìm một hàm dự đoán sao cho phần lớn dữ liệu rơi vào trong một dải sai số ε quanh đường dự đoán.

1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo mức độ giám sát – học có giám sát

Phân loại (Classification):

- Là phương pháp trong học dùng để gán nhãn cho dữ liệu dựa trên đặc trưng đầu vào.
- Mục tiêu: xây dựng một hàm ánh xạ từ không gian đặc trưng đến không gian nhãn.
- Mô hình học cách phân biệt ranh giới giữa các lớp dựa trên dữ liệu gán nhãn.

Thuật toán phổ biến:

- Hồi quy logistic (Logistic Regression)
- Cây quyết định (Decision Trees)
- Rừng ngẫu nhiên (Random Forest)
- Máy véc-tơ hỗ trợ (Support Vector Machine – SVM)

1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo mức độ giám sát – học có giám sát

Hồi quy logistic (Logistic Regression)

- Không dự đoán số liên tục mà ước lượng xác suất mẫu thuộc về một lớp.
- Đầu ra: giá trị trong khoảng $0 \rightarrow 1$.
- Dùng nhiều trong phân loại nhị phân

$$f(x) = \frac{1}{1 + e^{-k(x-x_0)}} \quad (1.3)$$

Trong đó:

x: biến đầu vào

k: hệ số điều chỉnh độ dốc

x_0 : điểm giữa, tại đó $f(x) = 0.5$

1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo mức độ giám sát – học có giám sát

Cây quyết định (Decision Trees)

- Phân tách dữ liệu bằng chuỗi điều kiện nhị phân tại các nút.
- Lá cây trả về nhãn lớp (label) thay vì giá trị liên tục.
- Phân chia dựa trên chỉ số Gini hoặc Entropy (khác với sai số bình phương ở hồi quy)

Rừng ngẫu nhiên (Random Forest)

- Kết hợp nhiều cây quyết định
- Cải thiện độ chính xác và giảm hiện tượng overfitting


1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo mức độ giám sát – học có giám sát

Support Vector Machine (SVM)


- Thuật toán học máy dùng cho bài toán phân loại dữ liệu.
- Tìm một đường biên (siêu phẳng) để phân tách các lớp dữ liệu.
- Dựa trên nguyên tắc: vạch ra đường biên tối ưu sao cho khoảng cách tới các điểm dữ liệu gần nhất (support vectors) là lớn nhất.
- Sau khi thiết lập đường biên, hầu hết dữ liệu huấn luyện không còn cần thiết.

Phân loại theo mức độ giám sát – học có giám sát



SVM (Classification):

Tìm đường biên phân tách dữ liệu thành các lớp.



SVR (Regression):

Tìm đường dự đoán cho dữ liệu trong khoảng sai số

1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo mức độ giám sát – học có giám sát

Tổng quan về học có giám sát


Ưu điểm

- Học từ dữ liệu có nhãn → tổng quát tốt cho dữ liệu mới
- Nhận diện & phân biệt đặc trưng quan trọng
- Độ chính xác cao trong phân loại & dự đoán

Hạn chế

- Cần lượng lớn dữ liệu gán nhãn chính xác
- Khi xuất hiện lớp mới, mô hình phải huấn luyện lại
- Không phù hợp cho dữ liệu liên tục thay đổi

Phân loại theo mức độ giám sát – học không giám sát




Học không giám sát là hình thức học mà ở đó dữ liệu được sử dụng để huấn luyện hệ thống không được dán nhãn.

Các thuật toán hình thành các nhóm điểm dữ liệu dựa trên các đặc trưng của chúng mà không quy cho mỗi nhóm một lớp vì không có nhãn cho trước.

1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo mức độ giám sát – học không giám sát



1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo mức độ giám sát – học không giám sát

Phân cụm (Clustering):

- Kỹ thuật học không giám sát nhằm chia dữ liệu thành các cụm (cluster).
- Điểm dữ liệu trong cùng cụm có độ tương đồng cao, khác cụm có độ khác biệt lớn.

Thuật toán phổ biến:


- K-Means
- Hierarchical Clustering
- Phân cụm kết hợp
- Phân cụm phân tích
- DBSCAN (Density-Based Spatial Clustering of Applications with Noise)

Phân loại theo mức độ giám sát – học không giám sát

K-Means:


- Thuật toán gộp các điểm dữ liệu nằm gần điểm trung tâm thành các cụm.

Dữ liệu không được gán nhãn



K-means

Cụm được gán nhãn



Bước 1: Khởi tạo K tâm cụm

Bước 2: Với mỗi điểm dữ liệu, tính khoảng cách đến từng tâm cụm, rồi gán điểm đó vào cụm gần nhất.

Bước 3: Sau khi tất cả các điểm được gán cụm, tính lại vị trí mới của từng tâm cụm bằng cách lấy trung bình tất cả các điểm nằm trong cụm đó.

Bước 4: Quay lại bước 2, lặp đi lặp lại quá trình gán, cập nhật cho đến khi các cụm không còn thay đổi.

1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo mức độ giám sát – học không giám sát

Hierarchical Clustering:

- Kỹ thuật phân nhóm dữ liệu theo dạng phân cấp.
- Sử dụng cây phân cụm (dendrogram) thể hiện mối quan hệ giữa các điểm dữ liệu.

So với K-Means:


- Không yêu cầu số cụm đầu vào.
- Tạo ra chuỗi các cụm lồng vào nhau.

Các cách phân bố:

- Phân cụm kết hợp.
- Phân cụm phân tích.


Phân loại theo mức độ giám sát – học không giám sát

Phân cụm kết hợp (Agglomerative):



Mỗi điểm dữ liệu riêng biệt sẽ được gộp lại theo hai cụm gần nhau nhất lại thành một cụm lớn hơn.

Phân cụm phân tích (Divisive):



Bắt đầu trong một cụm lớn, tất cả dữ liệu sau mỗi bước sẽ được chia ra thành hai cụm nhỏ hơn.



Phân loại theo mức độ giám sát – học không giám sát

DBSCAN (Density-Based Spatial Clustering of Applications with Noise):

- Kỹ thuật giúp tìm các nhóm điểm dữ liệu có mật độ cao trong không gian, bỏ qua những điểm lẻ.

So với K-Means:

- Không yêu cầu số cụm đầu vào.
- Chỉ tập trung vào mật độ của các điểm.



1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo mức độ giám sát – học không giám sát

Giảm chiều dữ liệu (Dimensional Reduction):

- Kỹ thuật học thu nhỏ không quan biểu diễn của dữ liệu nhưng vẫn giữ lại đặc trưng.
- Hệ thống sẽ nhóm các điểm dữ liệu “bình thường” lại, từ đó xác định bất thường.


Thuật toán phổ biến:

- Principal Component Analysis (PCA)
- t-Distributed Stochastic Neighbor Embedding (t-SNE)
- Autoencoders

Phân loại theo mức độ giám sát – học không giám sát

Principal Component Analysis (PCA):


- Thuật toán nén dữ liệu bằng cách giảm số lượng đặc trưng đầu vào.



Phân loại theo mức độ giám sát – học không giám sát

t-Distributed Stochastic Neighbor Embedding (t-SNE):


- Thuật toán giảm chiều phi tuyến tính, dựa vào mối quan hệ gần – xa giữa các điểm dữ liệu.
- Dùng để trực quan hóa dữ liệu nhiều chiều trong không gian 2D hoặc 3D.



Phân loại theo mức độ giám sát – học không giám sát

Autoencoders

- Là mô hình mạng nơron thiết kế để học các biểu diễn dữ liệu ngắn gọn hơn sau đó tái tạo lại dữ liệu gốc để trích xuất đặc trưng.



1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo mức độ giám sát – học không giám sát

Tổng quan về học không giám sát


Ưu điểm

- Khám phá dữ liệu chưa gán nhãn
- Tìm nhóm đối tượng tương đồng
- Nhận diện điểm bất thường

Hạn chế

- Khó đánh giá do thiếu nhãn
- Nhạy cảm với tham số (số cụm, ngưỡng)
- Cụm dữ liệu chồng chéo, không rõ ràng

Phân loại theo mức độ giám sát – học bán giám sát




Học bán giám sát là hình thức học mà ở đó dữ liệu được sử dụng để huấn luyện hệ thống bao gồm cả dữ liệu có nhãn và dữ liệu không có nhãn.

Là một phương pháp hữu ích khi có rất nhiều dữ liệu nhưng việc gán nhãn đầy đủ cho chúng là tốn kém hoặc không khả thi.

1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo mức độ giám sát – học bán giám sát



1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo mức độ giám sát – học bán giám sát

Mô hình tự huấn luyện (Self-training Model)

- Huấn luyện ban đầu trên dữ liệu có nhãn.
- Dự đoán nhãn cho dữ liệu chưa gán nhãn.
 - Chọn các điểm dự đoán tự tin nhất → gán nhãn.
 - Thêm vào tập huấn luyện, lặp lại nhiều lần.

Biến thể nâng cao – Co-Training:


- Dùng hai mô hình huấn luyện song song.
- Mỗi mô hình học từ nhãn dự đoán của mô hình còn lại.

Phân loại theo mức độ giám sát – học bán giám sát


Mô hình đồ thị (Graph-based model)

- Biểu diễn dưới dạng đồ thị, mỗi điểm dữ liệu là một đỉnh, liên kết qua các cạnh.
- Giả định những điểm dữ liệu có đặc trưng tương đồng thường mang cùng nhãn

Graph connections



Graph-based model separates classes



1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo mức độ giám sát – học bán giám sát

Tổng quan về học bán giám sát

Ưu điểm

- Tận dụng nguồn dữ liệu hỗn hợp
- Không cần quá nhiều dữ liệu có nhãn
- Độ chính xác cao hơn học không giám sát


Hạn chế

- Khó phân biệt khi dữ liệu có nhiều thông tin nhiễu
- Phụ thuộc vào chất lượng và số lượng nhãn ban đầu
- Có thể gây tích lũy sai số theo thời gian

1.3. Ba trục phân loại hệ thống Học Máy

Học tăng cường (Reinforcement Learning)


- **Học tăng cường**, có các tác nhân (agent) giúp quan sát và tương tác với môi trường (environment) thông qua hành động (action).
- Phần thưởng là một tính hiệu số mà môi trường trả về cho tác nhân sau mỗi hành động.
- Mục tiêu là học được chính sách (policy) giúp tối đa hóa phần thưởng theo thời gian.



Tích cực ($reward > 0$) nếu hành động có lợi;
Trung tính ($reward = 0$) nếu hành động không tạo ra thay đổi đáng kể;
Tiêu cực ($reward < 0$) nếu hành động gây hại hoặc không mong muốn.

1.3. Ba trục phân loại hệ thống Học Máy

Học tăng cường (Reinforcement Learning)



1.3. Ba trục phân loại hệ thống Học Máy

Học tăng cường (Reinforcement Learning)

Học dựa trên giá trị:

- Kỹ thuật học tăng cường ước lượng giá trị kỳ vọng của trạng thái hoặc hành động.
- Tác nhân chọn hành động có giá trị kỳ vọng cao nhất để tối đa hóa phần thưởng dài hạn.

Thuật toán phổ biến:


- Q-Learning
- Deep Q-Networks (DQN)

1.3. Ba trục phân loại hệ thống Học Máy

Học tăng cường (Reinforcement Learning)

Q-Learning:


- Học giá trị của cặp trạng thái – hành động (state–action pairs) qua trải nghiệm.
- Tác nhân thử hành động → nhận phần thưởng → cập nhật giá trị Q.
- Bảng Q: lưu giá trị kỳ vọng của từng hành động tại mỗi trạng thái.



Học tăng cường (Reinforcement Learning)

Deep Q-Networks (DQN):

- Tạo một mạng nơ ron giúp xấp xỉ giá trị Q
- Giải quyết các bài toán có không gian trạng thái lớn và phức tạp



1.3. Ba trục phân loại hệ thống Học Máy

Học tăng cường (Reinforcement Learning)

Học dựa trên chính sách:

- Kỹ thuật tìm hành động tối ưu cho từng trạng thái.
- Mục tiêu là cập nhật chính sách, cải thiện hành vi của mô hình trong môi trường

Thuật toán phổ biến:

- Policy Gradient
- Actor - Critic

1.3. Ba trục phân loại hệ thống Học Máy

Học tăng cường (Reinforcement Learning)

Policy Gradient:

- Biểu diễn chính sách dưới dạng một hàm số và các tham số
- Học các tối ưu hóa bằng cách tính đạo hàm phần thưởng kỳ vọng và điều chỉnh tham số

Cơ chế thực hiện vòng lặp qua 4 bước:


- Triển khai thu thập giá trị phần thưởng nhận được
- Tính toán tổng phần thưởng
- Tính đạo hàm của hàm mục tiêu đối với các tham số
- Cập nhật chính sách (thay đổi các tham số)

Học tăng cường (Reinforcement Learning)

Actor-Critic

Thuật toán lồng ghép hai kỹ thuật với

- Actor: đưa ra hành động dựa trên thuật toán Policy Gradient
- Critic: dùng thuật toán giá trị để đánh giá chất lượng hành động.



1.3. Ba trục phân loại hệ thống Học Máy

Học tăng cường (Reinforcement Learning)

Tổng quan về học tăng cường

Ưu điểm

- Học từ tương tác trực tiếp (không cần nhãn)
- Cải thiện hành vi theo thời gian

Hạn chế

- Quá trình học cần nhiều thời gian và tính toán
- Hiệu suất kém trong môi trường không ổn định hoặc thay đổi liên tục

1.3. Ba trục phân loại hệ thống Học Máy

Tổng quát các mô hình Học máy theo mức độ giám sát

Đặc điểm	Học giám sát	Học không giám sát	Học bán giám sát	Học tăng cường
Dữ liệu	Có nhãn đầy đủ	Không có nhãn	Một phần có nhãn	Không xác định
Độ chính xác	Cao	Thấp hơn	Thấp hơn	Phù hợp cho thử nghiệm
Phương thức học	Từ các dữ liệu được gán nhãn	Tìm hiểu đặc trưng riêng của dữ liệu	Học từ dữ liệu được gán nhãn và không được gán nhãn	Tương tác với môi trường để tìm hướng chính xác và trả lại phần thưởng
Thuật toán	Phân loại, hồi quy	Phân chia theo nhóm dựa trên đặc điểm	Kết hợp cả giám sát và không giám sát	Hàm trả lại điểm thưởng
Độ phức tạp	Đơn giản	Phức tạp	Phụ thuộc	Phức tạp
Khả năng mở rộng dữ liệu	Giới hạn bởi dữ liệu được gán nhãn	Tự động phát hiện mẫu	Khả năng mở rộng cao hơn khi sử dụng dữ liệu không gán nhãn	Mở rộng nhờ học từ tương tác

1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo cách thức cập nhật dữ liệu – Học theo lô (Batch)

Học theo lô

- Quá trình học mất nhiều thời gian và yêu cầu tài nguyên tính toán cao
- Khi có dữ liệu mới cần phải huấn luyện lại toàn bộ mô hình từ đầu

Thuật ngữ liên quan

- *Batch*: bộ dữ liệu huấn luyện được chia nhỏ ra thành từng lô
- *Epoch*: một lượt huấn luyện hoàn chỉnh trên toàn bộ dữ liệu huấn luyện
- *Iterations*: số lượng lô mà mô hình phải duyệt trong 1 epoch

Số batch quá lớn sẽ giảm hiệu quả điều chỉnh trọng số, cần nhiều epoch hơn

Số batch quá nhỏ sẽ làm quá trình huấn luyện không ổn định

1.3. Ba trục phân loại hệ thống Học Máy

Phân loại theo cách thức cập nhật dữ liệu – Học trực tuyến (online)

Học trực tuyến

- Huấn luyện tăng dần bằng cách cho dữ liệu mới theo thứ tự
- Dữ liệu được đưa vào theo từng điểm hoặc mini-batch
- Huấn luyện nhanh chóng hơn, sử dụng ít tài nguyên hơn
- Có thể học ngay cả khi đang chạy
- Phù hợp với dữ liệu liên tục hoặc khi tài nguyên hạn chế
- Hiệu suất của mô hình sẽ giảm khi nhận dữ liệu sai

1.3. Ba trục phân loại hệ thống Học Máy


Tổng hợp các phương pháp Học máy theo cách thức cập nhật dữ liệu

Đặc điểm	Học theo lô (Batch/Offline learning)	Học trực tuyến (Online learning)
Lượng dữ liệu	Dữ liệu cố định, mô hình huấn luyện trên bộ dữ liệu nhiều lần	Dữ liệu mới luôn được ghi nhận, mô hình đi qua các dữ liệu mới 1 lần
Khả năng cập nhật mô hình	Chỉ có thể cập nhật mô hình bằng cách huấn luyện lại hệ thống với bộ dữ liệu được bổ sung	Mô hình luôn được cập nhật với bộ dữ liệu mới kể cả khi chạy
Tài nguyên	Có thể yêu cầu bộ nhớ và tài nguyên xử lý lớn	Tiêu tốn ít bộ nhớ và tài nguyên xử lý hơn
Thuật toán	SVM, hồi quy logistic, cây quyết định, v.v.	Thuật toán kiểu Perceptron (một thuật toán phân loại chỉ có 2 lớp)
Ứng dụng	Thường áp dụng với các bài toán có quy mô dữ liệu nhỏ hoặc trung bình, không thích hợp với dữ liệu thay đổi liên tục	Xử lý tốt vấn đề về quy mô dữ liệu lớn và dữ liệu liên tục được cập nhật, thay đổi

Phân loại theo chiến lược ghi nhớ


Học dựa trên trường hợp

- Sử dụng một thước đo tương tự để tổng quát hóa cho dữ liệu mới



Học dựa trên mô hình

- Sử dụng một mô hình từ dữ liệu huấn luyện để tổng quát hóa cho dữ liệu mới



1.4. Năm trường phái của Học Máy

Trường phái biểu tượng (symbolist)

- Kiến thức được biểu diễn bằng biểu tượng rời rạc và quy tắc logic.
- Nếu vấn đề được mô tả bằng biểu thức logic, luật “nếu–thì”, có thể giải bằng suy diễn, thay thế, hoàn chỉnh quy tắc.

Hạn chế:

- *Với dữ liệu phức tạp:* Cần rất nhiều quy tắc $\rightarrow$ cây điều kiện phức tạp $\rightarrow$ Overfitting.
- *Mất cân bằng dữ liệu:* Lớp chiếm ưu thế $\rightarrow$ kết quả sai lệch.

Giải pháp – Random Forests:

- Huấn luyện nhiều cây quyết định thay vì một cây duy nhất.
- Đặc trưng & mẫu được lấy ngẫu nhiên cho từng cây.

1.4. Năm trường phái của Học Máy

Trường phái Bayesian

- Xử lý sự không chắc chắn trong học máy.
- Suy luận xác suất (Probabilistic inference) và chọn giả thuyết có khả năng cao nhất.
- Thuật toán tiêu biểu là Naive Bayes, áp dụng cho phân loại nhị phân và đa lớp.

Ưu điểm:

- Hiệu quả ngay cả khi dữ liệu không lớn.
- Không nhạy cảm với đặc trưng không liên quan.

Hạn chế:

- Giả định các đặc trưng độc lập $\rightarrow$ thường không đúng trong thực tế.
- Hiệu quả kém nếu dữ liệu có quan hệ phụ thuộc phức tạp

1.4. Năm trường phái của Học Máy

Trường phái kết nối (connectionist)

- Xuất phát từ quan điểm: học tập là quá trình trong não bộ.
- Mục tiêu: mô phỏng hoạt động của nơ-ron → xây dựng mạng phức tạp các nút.
- Mỗi kết nối có trọng số → điều chỉnh qua huấn luyện.
- Thuật toán tiêu biểu: Backpropagation.

Mô hình chính - Mạng nơ-ron nhân tạo (ANN):

- Đầu vào: dữ liệu (cảm biến, camera, micro...).
- Hidden layers: xử lý & trích xuất đặc trưng.
- Đầu ra: giá trị rời rạc, giá trị thực hoặc vector nhiều thuộc tính.
- Trọng số được cập nhật dựa trên so sánh đầu ra thực tế với nhãn (label).

1.4. Năm trường phái của Học Máy

Trường phái kết nối (Connectionist)

Ứng dụng:

- Xử lý dữ liệu phức tạp và nhiễu (nhận diện hình ảnh, giọng nói, dữ liệu cảm biến...)
- Bài toán có dữ liệu huấn luyện chưa hoàn hảo (có lỗi).

Ưu điểm:

- Khả năng tổng quát hóa tốt nếu có đủ dữ liệu.
- Huấn luyện lâu nhưng suy luận (inference) nhanh.

Hạn chế & Thách thức:

- Xác định kiến trúc tối ưu phức tạp, phải lặp lại nhiều lần.
- Dễ gặp Overfitting nếu không kiểm soát.

1.4. Năm trường phái của Học Máy

Trường phái tương tự (Analogizers)

- Học tập được coi là nhận diện sự tương tự giữa các tình huống.
- Mô hình hóa dữ liệu mới bằng cách so sánh với dữ liệu đã biết.
- Kỹ thuật tiêu biểu Support Vector Machine (SVM)

Ưu điểm:

- Khả năng tổng quát hóa mạnh mẽ.
- Hoạt động tốt với dữ liệu có chiều cao và phi tuyến (thông qua kernel).

Hạn chế:

- Chi phí tính toán cao với tập dữ liệu lớn.
- Cần chọn kernel phù hợp để đạt hiệu quả tối ưu.

1.4. Năm trường phái của Học Máy

Trường phái tiến hóa

- Lấy cảm hứng từ chọn lọc tự nhiên và tiến hóa sinh học.
- Thuật toán tiến hóa là thuật toán tối ưu meta-heuristic.
- Mục tiêu tìm lời giải gần tối ưu trong không gian tìm kiếm lớn, phức tạp.

Cơ chế hoạt động - Quần thể các lời giải được cải tiến qua nhiều thế hệ:

- *Chọn lọc (Selection)*: giữ lời giải tốt hơn.
- *Sinh sản (Reproduction)*: tạo lời giải mới từ lời giải cũ.
- *Tái tổ hợp (Crossover)*: kết hợp hai lời giải để tạo lời giải mới.
- *Đột biến (Mutation)*: thay đổi ngẫu nhiên để tăng đa dạng.
- Quá trình lặp lại cho đến khi hội tụ (giải pháp ổn định).

1.4. Năm trường phái của Học Máy

Trường phái tiến hóa

Ưu điểm:


- Ý tưởng đơn giản, linh hoạt, có thể áp dụng cho hầu hết bài toán tối ưu hóa.
- Khả năng song song hóa cao $\rightarrow$ đánh giá nhiều lời giải cùng lúc.
- Thích ứng với môi trường thay đổi $\rightarrow$ không cần khởi động lại từ đầu.

Hạn chế:

- Không đảm bảo tìm ra cực đại toàn cục.
- Tốn tài nguyên tính toán $\rightarrow$ cần quần thể lớn & số thế hệ nhiều.
- Hiệu quả phụ thuộc mạnh vào cách chọn tham số
(kích thước quần thể, tỉ lệ lai ghép, tỉ lệ đột biến).

Trường phái	Ưu điểm	Nhược điểm
Biểu tượng (Symbolist)	Dễ hiểu, có thể xử lý cả dữ liệu số và danh mục, nhiều đầu ra	Không thực tế nếu có nhiều quyết định phải đưa ra Cây quá phức tạp có thể dẫn đến khó tổng quát hóa dữ liệu và xảy ra hiện tượng OF
Bayesian	Cần ít dữ liệu Dự đoán nhanh các đặc trưng của một lớp Ít nhạy cảm với các đặc trưng không liên quan	Không hữu ích trong các tình huống thực tế, do các đặc trưng thường phụ thuộc lẫn nhau
Kết nối (Connectionist)	Phù hợp với dữ liệu phức tạp và nhiễu Tổng quát hóa tốt các quy tắc giữa các đặc trưng của đầu vào và giá trị đầu ra	Có thể cần lặp lại thuật toán nhiều lần Dễ xảy ra OF
Tiến hóa (Evolutionary)	Phù hợp cho các vấn đề cần nhiều tham số	Tính toán tốn kém, có thể không tìm được cực đại toàn cục
Tương tự (Analogizer)	Giải quyết được cả bài toán tuyến tính và phi tuyến Tạo ra các giải pháp độc nhất	Không phù hợp với dữ liệu phức tạp và nhiễu Không thích hợp khi xử lý các vấn đề với chiều dữ liệu cao

1.5. Quy trình thiết kế vi mạch



Đặc tả hệ thống

- Xác định mục tiêu tổng quát và yêu cầu của hệ thống


Người tham gia:

Kỹ sư kiến trúc chip → Kỹ sư thiết kế mạch →

Nhà tiếp thị sản phẩm → Nhà quản lý vận hành

Yêu cầu chính:

Chức năng + Hiệu suất + Kích thước vật lý + Công nghệ sản xuất




Thiết kế kiến trúc mạch

Mục tiêu: Thiết kế kiến trúc tổng thể để đáp ứng đặc tả hệ thống.

Nội dung chính:

- Phân vùng phần cứng – phần mềm
- Tích hợp khối số, tương tự, hỗn hợp
- *Bộ nhớ*: sơ đồ nối tiếp/song song, bảng định địa chỉ
- *Lỗi tính toán*: số lượng & loại (CPU, DSP, ...)
- *Giao tiếp*: nội, ngoại; hỗ trợ chuẩn giao thức
- *IP cores*: IP cứng – IP mềm (thiết kế vi mạch tái sử dụng)
- *Pinout & Package*: bố trí chân, giao tiếp die–package
- Yêu cầu công suất & công nghệ sản xuất

1.5. Quy trình thiết kế vi mạch



Thiết kế chức năng logic

- Thực hiện ở cấp RTL (Register Transfer Level).
- Dùng HDL (Hardware Description Language) mô tả chức năng của chip.


Ngôn ngữ phổ biến:

VHDL (Very High-Speed Integrated Circuit HDL) / Verilog (kết hợp “Verification” + “Logic”).

Quy trình:

- Mô tả RTL bằng HDL (VHDL/Verilog).
- Mô phỏng & kiểm tra chức năng để đảm bảo tính đúng đắn.
- Tổng hợp logic (Logic synthesis): Chuyển HDL thành standard cells

1.5. Quy trình thiết kế vi mạch




Thiết kế mạch ở cấp độ transistor

- Thiết kế các khối tín hiệu tương tự & phần tử cấp thấp ở mức transistor.
- Đảm bảo chức năng chi tiết của từng mạch thành phần.

Thành phần chính:

- Mạch tương tự (Analog circuits).
- RAM tĩnh (SRAM).
- I/O (ngõ vào/ra).
- Mạch tốc độ cao: bộ cộng, bộ nhân.
- Mạch bảo vệ ESD (ElectroStatic Discharge).

1.5. Quy trình thiết kế vi mạch



Thiết kế vật lý (Physical Design)

- Đầu vào là Netlist (từ thiết kế logic & mạch): gồm macros, cells, cổng, transistor.


Quy trình:

- Placement – xác định vị trí các thành phần trên chip.
- Routing – kết nối bằng các lớp kim loại.
- Layout – hình dạng & kích thước trên từng lớp sản xuất.

Ràng buộc vật lý:

- Tuân thủ Design Rules như khoảng cách tối thiểu giữa dây dẫn, bề rộng tối thiểu của dây dẫn.
- Layout phải được tái tạo khi chuyển sang công nghệ mới.

1.5. Quy trình thiết kế vi mạch



Kiểm tra vật lý (Physical Verification)


Mục tiêu:

- Đảm bảo layout đúng chức năng logic & chính xác về điện.
- Có thể bỏ qua lỗi không ảnh hưởng đáng kể đến hiệu năng.
- Với lỗi nghiêm trọng cần chỉnh sửa thủ công.

Quy trình chính:

- Design Rule Check (DRC): kiểm tra tuân thủ công nghệ chế tạo.
- Layout Versus Schematic (LVS): so sánh netlist layout với sơ đồ mạch.
- Parasitic Extraction (PEX): trích xuất tham số ký sinh (R, C,...).
- Electrical Rule Check (ERC): kiểm tra ràng buộc điện (nguồn, đất, fanout...).

1.5. Quy trình thiết kế vi mạch



Kiểm tra vật lý (Physical Verification)

Design Rule Check (DRC)

- Xác nhận layout tuân thủ các yêu cầu công nghệ của nhà sản xuất
- Đảm bảo layout có thể được chuyển đổi thành mặt nạ quang học


Ràng buộc hình học:

- Chiều rộng tối thiểu.
- Khoảng cách tối thiểu giữa các lớp.
- Kích thước đan xen giữa thành phần.

Luật bổ sung:

- Mật độ lớp (CMP – mài hóa cơ học).
- Hiệu ứng anten (tích điện khi khắc plasma, gây hỏng gate oxide).

1.5. Quy trình thiết kế vi mạch



Kiểm tra vật lý (Physical Verification)


Layout Versus Schematic (LVS):

- So sánh netlist được trích xuất từ layout với netlist ban đầu được tạo ra từ quá trình tổng hợp logic.
- Đảm bảo xác nhận rằng cấu trúc kết nối trong layout không sai lệch so với thiết kế ban đầu.

Trích xuất ký sinh (Parasitic Extraction – PEX):

- Tạo ra các thông số ký sinh từ chính hình dạng của layout.
- Đưa những thông số này vào mô phỏng kết hợp với netlist để kiểm tra lại các đặc tính điện của mạch.

1.5. Quy trình thiết kế vi mạch




Kiểm tra vật lý (Physical Verification)

Kiểm tra quy tắc điện (Electrical Rule Check – ERC):

- Kiểm tra các ràng buộc điện bổ sung
- Xác minh tính đúng đắn của kết nối nguồn và đất
- Kiểm tra thời gian chuyển đổi của tín hiệu (slew rate)
- Giới hạn điện dung tải
- Kiểm tra fanout, số lượng phần tử mà một tín hiệu có thể điều khiển

1.5. Quy trình thiết kế vi mạch



Xử lý hậu layout (Layout post processing):

Chuẩn bị dữ liệu mask để chế tạo chip trên wafer.

Quy trình chính:

1. Chip finishing:

- Thêm lớp kim loại cho đóng gói.
- Đánh số die, ký hiệu nhận dạng, cấu trúc test.


2. Reticle layout

- Sắp xếp nhiều die trong reticle (hình vuông).
- Tối ưu hóa không gian sản xuất, xác định kích thước die chuẩn.

3. Mask data preparation (MDP)

- Chuyển layout sang GDSII / OASIS.
- Dữ liệu chính thức dùng cho quang khắc.

1.5. Quy trình thiết kế vi mạch




Sản xuất (Fabrication)

- Dữ liệu thiết kế mặt nạ được đưa đến nhà máy bán dẫn (FAB).
- Quá trình chuyển giao, Tapeout (hay Streaming out).

Quy trình:

1. Thiết kế chip được tách thành nhiều lớp.
2. Mỗi lớp được tạo trên wafer bằng quang khắc (lithography).
3. Nếu thay đổi thiết kế phải điều chỉnh lại mask.
4. Wafer sau khi chế tạo kiểm tra & đánh dấu chip hoạt động hoặc lỗi.
5. Wafer được cắt thành die riêng lẻ.

1.5. Quy trình thiết kế vi mạch



Đóng gói và Kiểm tra


- Sau khi cắt wafer thành die, tiến hành đóng gói (packaging).

Mục tiêu:


- Bảo vệ lõi silicon khỏi tác động cơ học & môi trường.
- Đảm bảo kết nối tín hiệu và tản nhiệt hiệu quả.

Quyết định kiểu đóng gói được đưa ra sớm, phụ thuộc vào:

- Ứng dụng mục tiêu & môi trường hoạt động.
- Yêu cầu tản nhiệt & kích thước.
- Chi phí & khả năng tương thích với lắp ráp hệ thống.




1.5. Quy trình thiết kế vi mạch



- Quy trình thiết kế giữa vi mạch số và tương tự có sự khác nhau chủ yếu nằm ở các bước thiết kế sau bước phân tích đặc tả thiết kế và thiết kế ở mức hệ thống.
- Sau bước thiết kế vi mạch, các bước sản xuất vi mạch hầu như được thực hiện tương tự với nhau giữa hai loại vi mạch.

1.5. Quy trình thiết kế vi mạch



- Gắn chặt với công nghệ sản xuất cụ thể và đặc tính từng nhà máy.
- Ứng dụng: AI tích hợp vào công cụ thiết kế vi mạch hiện hữu.
- Nền tảng cho các công cụ thiết kế mới chuyên về AI trong back-end.

1.6. Vai trò của AI trong thiết kế vi mạch số

Thiết kế vi mạch số

Đặc điểm vi mạch số:

- Tín hiệu số rời rạc $\rightarrow$ ít nhiễu, dễ tự động hóa.
- Ít ràng buộc chức năng hơn so với mạch tương tự.
- Bao gồm một số cổng logic cơ bản (NAND, NOR, INV, XOR...).

Thực trạng & thách thức:


- Chip ngày càng phức tạp (tỷ thành phần & kết nối).
- Tổng hợp layout tự động đã phổ biến nhưng:
 - ❖ Thuật toán tối ưu cho tốc độ hơn chất lượng.
 - ❖ DRC cần kiểm tra lại ràng buộc công nghệ.
 - ❖ Không thể phân tích toàn bộ $\rightarrow$ chỉ tập trung vào dây & module quan trọng.

1.6. Vai trò của AI trong thiết kế vi mạch số

Thiết kế vi mạch số

Synthesis Steps


Logic Synthesis
Partitioning
Floorplanning
Power Routing
Global Placement
Detailed Placement
Clock Tree Synthesis
Global Routing
Detailed Routing
Timing Closure



Analysis / Verification Steps

Formal Verification
Global Timing
Routability Prediction
Timing
Parasitic Extraction
Sign-off DRC
Sign-off Timing
Sign-off Spice Simulation

Thiết kế vi mạch số



Các giai đoạn chính:

• Front-end:








- ❖ Đặc tả hệ thống, thiết kế RTL (HDL: VHDL/Verilog).
- ❖ Mô phỏng & xác minh RTL.
- ❖ Tổng hợp logic, tạo netlist.

• Back-end:

- ❖ DFT (Design for Testability).
- ❖ STA (Static Timing Analysis).
- ❖ Place & Route → tạo layout vật lý.
- ❖ Đầu ra cuối: file .gds để chế tạo.

Đặc điểm:


- Công cụ thiết kế: ví dụ Synopsys EDA.
- Đầu ra của mỗi bước là đầu vào cho bước tiếp theo.

	Ký hiệu	Mô hình cấu trúc	Mô hình vật lý
Cổng NOT			
Cổng NAND			
Cổng NOR			

-  Contact layer
-  Metal layer
-  Poly layer
-  n⁻-doping layer
-  p⁺-doping layer
-  n⁺-doping layer
-  Transistor

1.6. Vai trò của AI trong thiết kế vi mạch số


Thiết kế vi mạch số



- Standard cell có chiều cao cố định, vị trí chuẩn cho VDD & GND.
- Chiều rộng thay đổi theo số lượng transistor.
- Cell được đặt trên các hàng ngang, nguồn & đất nối ngang.
- Các cổng giao tiếp nằm trong diện tích cell.
- Kiến trúc layout đồng nhất & chuẩn hóa → dễ tự động hóa placement & routing.
- Giảm đáng kể độ phức tạp thiết kế so với full-custom.

1.6. Vai trò của AI trong thiết kế vi mạch số

Vai trò của trí tuệ nhân tạo - AI



Bối cảnh:


- Quy mô vi mạch số
- Thiết kế dựa trên standard cells
- Thị trường do Synopsys & Cadence chiếm lĩnh.

Ứng dụng AI:

- Được nhúng trong công cụ EDA.
- Cần dữ liệu đa dạng từ các bước trong quy trình thiết kế.
- Chủ yếu triển khai bởi công ty thương mại; nghiên cứu học thuật còn hạn chế.

Lợi ích chính:

- Tối ưu hiệu năng, điện năng, diện tích (PPA).
- Giải quyết bài toán khó & tốn thời gian: Thứ tự đặt cell; Dự đoán điểm nghẽn timing; Định tuyến tự động giảm trễ tín hiệu.
- Phát hiện lỗi tiềm ẩn trước tape-out



Quy trình:

- *Phân cấp từ cao xuống thấp*: hệ thống → mạch nguyên lý → tối ưu thiết bị.
- *Top-down*: chọn topology, đặt thông số kỹ thuật, mô phỏng pre-layout.
- *Bottom-up*: layout, trích xuất tham số ký sinh, mô phỏng post-layout.
- Xác minh liên tục → lặp lại cho đến khi đạt yêu cầu kỹ thuật.

Thực tế:

- Quy trình analog vẫn phụ thuộc nhiều vào thiết kế thủ công.
- EDA chưa thể tự động hóa hoàn toàn do tính phức tạp cao.

Xu hướng AI: Hỗ trợ chọn topology; Device sizing; Tối ưu layout.

Học máy trong quy trình thiết kế mạch nguyên lý (Topology Design)

Vai trò:

- Bước đầu tiên & quan trọng trong quy trình thiết kế analog IC.
- Chọn topology sai → tốn công kiểm tra & chỉnh sửa sau layout.
- Hiện nay CAD vẫn chủ yếu thủ công, chưa tự động hóa hoàn toàn.

ML hỗ trợ:

- Rút ngắn thời gian lựa chọn & thiết kế topology.
- Nhiều hướng nghiên cứu:
 - ❖ *Topology Selection* – lựa chọn mô hình từ thư viện có sẵn.
 - ❖ *Feature Extraction* – trích xuất & tái sử dụng khối chức năng.
 - ❖ *Topology Generation* – tự sinh topology mới bằng ML.

Học máy trong quy trình thiết kế mạch nguyên lý (Topology Design)

1. Lựa chọn topology (Topology Selection)

- Chọn từ thư viện mẫu sẵn có.
- Ưu: tiết kiệm thời gian
- Nhược: cần dữ liệu khổng lồ & huấn luyện lâu.

2. Trích xuất khối chức năng (Feature Extraction)

- ML phát hiện & tái sử dụng khối lặp lại / ràng buộc đối xứng.
- Ưu: hỗ trợ tự động hóa, giảm độ phức tạp;
- Nhược: khó mô hình hóa quan hệ giữa nhiều linh kiện.

3. Tự sinh topology (Topology Generation)

- ML tự tạo mạch mới từ đặc tả kỹ thuật.
- Ưu: tiềm năng tự động hóa toàn diện;
- Nhược: hiện mới khả thi với mạch đơn giản.

Học máy trong quy trình định cỡ linh kiện (Device Sizing)

Định cỡ linh kiện bằng phương pháp học tăng cường

$$\arg \min_x [F_1(x), F_2(x), \dots, F_m(x)]$$

(1.4a)

Với ràng buộc: $f_i(x) \leq 0, i = 1, 2, \dots, n$


(1.4b)

$$g_j(x) = 0, j = 1, 2, \dots, k$$

(1.4c)

$$x \in S$$

(1.4d)



Học máy trong quy trình định cỡ linh kiện (Device Sizing)

Định cỡ linh kiện dựa trên mô hình ANN, DNN

Dự đoán kích thước thiết kế tối ưu V^* từ yêu cầu hiệu năng S .

$$V^* = \operatorname{argmax} P((V|S)$$

- Dữ liệu huấn luyện tập $T = \{V, S\}^I$
- ANN học ánh xạ: $S \rightarrow V$ để hỗ trợ thiết kế
- Vấn đề: yêu cầu thiết kế thường là bất đẳng thức $\rightarrow$ khó huấn luyện
- Giải pháp mở rộng dữ liệu

Nếu V_i hợp lệ cho S_i thì cũng hợp lệ cho mọi $S'_i < S_i$

Sinh tập dữ liệu mở rộng T'

Học máy trong quy trình định cỡ linh kiện (Device Sizing)

Định cỡ linh kiện dựa trên mô hình ANN, DNN

Một số nghiên cứu tiêu biểu:

Rosa (2020): ANN 3 lớp

- *Input*: thông số hiệu năng mong muốn.
- *Output* chia thành 2 phần:
 - ❖ *Regression*: kích cỡ linh kiện trong mạch nguyên lý.
 - ❖ *Classification*: phân loại mạch nguyên lý.

Hakhamaneshi (2019): DNN (Deconvolutional NN)

- *Input*: thông số linh kiện từ một cặp thiết kế.
- *Output*: dự đoán đặc tính mạch (thay vì chỉ giá trị lý thuyết).
- *Ưu điểm*: tăng tốc & cải thiện độ chính xác dự đoán mô phỏng.
- *Hạn chế*: thiếu chuẩn chung để so sánh thông số kỹ thuật giữa các mạch.

Học máy trong layout vi mạch tương tự

Bối cảnh & vấn đề:

- Layout phức tạp do ảnh hưởng mạnh của ký sinh (tụ điện, điện trở).
- Chênh lệch lớn giữa mô phỏng lý thuyết và mô phỏng thực tế.
- Kỹ sư thường dựa vào kinh nghiệm → tốn thời gian & tài nguyên.


Giải pháp:

- Tự động hóa layout nhằm giảm sai số & tăng tốc thiết kế.
- AI được áp dụng mạnh mẽ để dự đoán và xử lý ảnh hưởng ký sinh.

Học máy trong layout vi mạch tương tự

Quy trình	Nhiệm vụ	Giải thuật	Nguồn tham khảo
Chuẩn bị trước khi vẽ layout (pre-layout)	Xây dựng các lớp phân cấp mạch (circuit hierarchy)	GCN	[Kunal 2020-2]
	Ước tính thông số kí sinh	GNN	[Ren 2020]
		Random Forest	[Shook 2020-2]
Layout	Tạo các n-well, p-well	GAN	[Xu 2019]
	Tổng hợp vòng kín layout (closed-loop layout synthesis)	Bayesian Optimization	[Liu 2020-2]
	Routing	VAE	[Zhu 2019]
Đánh giá hậu layout (Post-layout Evaluation)	Ước tính các thông số điện từ	GNN	[Zhang 2019]
	Ước tính hiệu năng	SVM	[Li 2020-1]
		Random forest	
		Neural network	
		CNN	[Liu 2020-3]
		GNN	[Li 2020-2]

Học máy trong layout vi mạch tương tự



GAN (Generative Adversarial Network):

Gồm 2 mạng đối thủ:

Generator (G): tạo bố cục giả (n-well/p-well).

Discriminator (D): phân biệt thật – giả (layout thủ công vs layout G tạo).

Cơ chế huấn luyện:

G “vẽ” layout từ placement + nhiều.

D “chấm điểm” → phân biệt layout thật/giả.

Quá trình lặp lại: G học vẽ tốt hơn, D học phân biệt tinh hơn.


Đạt trạng thái cân bằng khi D chỉ đoán đúng ~50%.

Ứng dụng trong layout:

G đã học “phong cách” của kỹ sư layout.

Với placement mới → G sinh ra mặt well hợp lệ ngay lập tức.

Học máy trong layout vi mạch tương tự



Graph Neural Network (GNN):

Xấp xỉ ảnh hưởng điện từ (EM) phân tán lên vi mạch. Đảo ngược quá trình lại để thiết kế mạch theo thông số mong muốn.

Hai khả năng chính:

Mô phỏng thuận: thay thế mô phỏng EM truyền thống → nhanh hơn ~10.000 lần.

Thiết kế nghịch: nhờ tính khả vi, cho phép tối ưu tham số + cấu trúc mạch bằng gradient.

- Chỉ cần một GNN duy nhất cho mọi topology.
- Biến quy trình “thử-sai + mô phỏng EM” thành tối ưu hóa gradient siêu nhanh.
- Mở rộng không gian ý tưởng, tăng tốc thiết kế mạch tần số cao.

Học máy trong layout vi mạch tương tự

Tự động hóa thiết kế:

- [Zhu 2019]: VAE tự động xác định vị trí linh kiện.
- [Wu 2015]: So sánh thiết kế mới với cơ sở dữ liệu cũ để tìm tương đồng → cần mở rộng dữ liệu.
- [Liu 2020-2]: Khung thiết kế vòng kín + tối ưu Bayesian, dùng phản hồi mô phỏng làm dữ liệu học.

Dự đoán thông số ký sinh:

- [Ren 2020]: GNN dự đoán trước tụ điện & thông số linh kiện.
- [Shook 2020-2]:
 - ❖ Random Forest cho trở kháng & dung kháng.
 - ❖ Star topology đa cổng đơn giản hóa mạch.
 - ❖ Giảm sai khác mô phỏng: từ 37% → 8%.


Học máy trong layout vi mạch tương tự

Vấn đề:

SPICE và các công cụ mô phỏng truyền thống, tốn nhiều thời gian.

Giải pháp:

- [Li 2020-1]: So sánh ML cổ điển (SVM, Random Forest, Neural Network) + Simulated Annealing (SA) → framework layout tự động.
- [Liu 2020-3]: 3D CNN cho input mạch (chuyển mạch thành ảnh 2D + kênh 3D).
- [Li 2020-2]: GNN tùy biến → chính xác hơn 3D CNN trong dự đoán





1.9. Tổng kết về thiết kế vi mạch, tiềm năng ứng dụng AI

Khối vi mạch tương tự

- ✗ Công cụ Synthesis còn giới hạn
- ✗ Công cụ Layout chưa tự động tốt
- ✗ IP: khó được tái sử dụng

Khối vi mạch số

- ✓ Công cụ Synthesis tự động
- ✓ Công cụ Layout tự động
- ✓ Lỗi IP được thiết kế, tái sử dụng



1.9. Tổng kết về thiết kế vi mạch, tiềm năng ứng dụng AI

Đặc điểm phức tạp:

- Một chức năng, nhiều cấu hình mạch khả thi.
- Cần lựa chọn topology, tính toán & định cỡ linh kiện phù hợp.
- Thông số kỹ thuật thay đổi theo ứng dụng, khó chuẩn hóa.

Khó khăn kỹ thuật:

- Tín hiệu tương tự dễ bị nhiễu, biến động điện áp, nhiệt độ.
- Quá trình verification tốn nhiều công sức.
- Công cụ mô phỏng truyền thống bị giới hạn về hiệu suất.

Lợi ích AI/ML:

- Hỗ trợ từ: lựa chọn topology → định cỡ linh kiện → layout.
- Ít vòng mô phỏng hơn, kết quả chất lượng & hiệu quả hơn.
- Tăng tốc quy trình thiết kế, giảm phụ thuộc mô phỏng & sức người.

Giới hạn hiện tại:

- Phụ thuộc dữ liệu có sẵn → hạn chế đa dạng thiết kế.
- Chủ yếu thử nghiệm trên OTA, Op-amp; chưa khái quát hóa rộng.
- Thiếu chú trọng đến system-level design.

END

CHAPTER 1: Tổng quan Trí Tuệ Nhân Tạo Tiềm năng ứng dụng trong thiết kế vi mạch